AMD Spartan™ UltraScale+™ アーキテクチャ: PCI Express®

2025.2

AMD
together we advance_

目標


このモジュールを修了すると、次のことができるようになります。

目的 01

AMD Spartan™ UltraScale+ ™ PCIe® (PCIE4CE) 統合ブロックについて、その機能を PCIE4 および PCIE4C バリアントと比較して探索します

目的 02

Spartan UltraScale+ FPGA における PCIE4CE の設計アプローチを説明する



© 2026 Advanced Micro Devices, Inc.

AMD
together we advance_

PCI Express アーキテクチャの概要

PCI 規格をベースに進化し、旧式のマルチタップ バス構造を置き換えた、最新の高速シリアル インターコネクトです


PCI の進化は、次の 3 つのアーキテクチャで頂点に達しました。



当初の PCI では、ペリフェラルが共有バスを独自のものとして認識するマルチタップ バスを使用していましたが、この概念は PCIe にも引き継がれています

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

PCI Express アーキテクチャの概要



シリアル相互接続

低ピン数で高帯域幅を実現

基本ラインレート

2.5 GT/s (1 車線、1 方向)

互換性

PCI 対応オペレーティング システムとの下位互換性

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Spartan UltraScale+ FPGA 向け PCIe ソリューションの概要

プログラマブル システム統合	• 主流の PCIe® 仕様 • 最大 x8 のリンク幅構成
システム パフォーマンスの向上	• アプリケーション インターフェイスの最適化 • デバイスごとに複数の統合ブロック
BOM コスト削減	• 追加の物理および仮想機能 • より狭い幅で高いデータレートを実現し、PCB設計を簡素化
総消費電力削減	• 標準ベースの電源管理
設計生産性を加速	• AMD Vivado™ Design Suite に統合されたブロック デザイン フロー • IP 設定 GUI の改善

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

統合 PCIe ブロックのバリエーション: 特性と差別化

AMD UltraScale+ ™ デバイスに搭載された PCIe® 用の統合ブロック: 広帯域幅、拡張性、信頼性に優れたシリアルインターコネクトの構築ブロック



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

統合 PCIe ブロックのバリエーション: 特性と差別化

機能	PCIE4 ブロック	PCIE4C ブロック	PCIE4CE ブロック (Spartan™ UltraScale+™ FPGA)
デバイス ファミリ	各種 UltraScale+ ™ デバイス (例: 一部の Artix™、Kintex™、Virtex™、Zynq™ UltraScale+ ™ デバイス)	一部の UltraScale+ デバイス (Kintex KU19P、Virtex VU19P/VU23P、HBM デバイス、Zynq RFSoC Gen3 など)	PCIe® をサポートする統合型 Spartan UltraScale+ デバイス
PCIe ベース仕様への準拠	Rev3.1	Rev3.1 準拠、Rev4.0 互換	Rev4.0 準拠
対応速度	Gen1、Gen2、および Gen3 (最大 8 GT/s)	Gen1、Gen2、Gen3、および Gen4 (最大 16 GT/s)	Gen1、Gen2、Gen3、および Gen4 (最大 16 GT/s)
最大リンク幅 (Gen3)	x1、x2、x4、x8	x1、x2、x4、x8	x1、x2、x4、x8
最大リンク幅 (Gen4)	非対応	x1、x2、x4、x8	x1、x2、x4、x8
主な推進要因/進化	ベースライン Gen3 ブロック	Gen4 対応 (PCIE4 経由) 向けに強化	Spartan UltraScale+ デバイス向けにカスタマイズされた PCIE4C の進化を促進
ピン互換性	N/A (前のブロック)	N/A	PCIE4C とのピン互換性を維持
ツール統合	Vivado™ Design Suite を標準サポート	Vivado Design Suite を標準サポート	Vivado Design Suite の優れた統合による、更新された GUI と拡張されたソフト IP サポートによるメリット

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

統合 PCIe ブロック: 共通の機能と機能

統合型 PCIe® ブロックは、信頼性が高く、広帯域幅でスケーラブルなシリアル インターコネクト ビルディング ブロックとして設計されています。

主な機能

柔軟な動作モード

- PCIe エンドポイント、レガシ エンドポイント、またはルート ポート

スケーラブルなリンク幅

- 構成可能な x1 から x16 レーン

ハイパフォーマンス データパス

- AXI4-Stream ユーザー インターフェイス (64 ビットから 512 ビットまで設定可能な幅)
- 4 つの独立した要求/完了ストリーム

堅牢なエラー処理

- パリティ保護、Advanced Error Reporting (AER)、エンドツーエンド CRC (ECRC)

Advanced Virtualization (SR-IOV)

- 最大 4 つの物理機能と 252 の仮想機能

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

統合 PCIe ブロック: 共通の機能と機能

統合型 PCIe® ブロックは、信頼性が高く、広帯域幅でスケーラブルなシリアル インターコネクト ビルディング ブロックとして設計されています。

主な機能

効率的なトランザクション管理

- 設定可能なベース アドレス レジスタ (BAR) および拡張 ROM のサポート
- 柔軟な最大ペイロード サイズ
- 組み込みのイニシエーター読み取り要求/完了タグ マネージャー (最大 256 の未処理トランザクション)

包括的な割り込みサポート

- INTX、MSI、MSI-X 機能

物理層の機能強化

- レーン反転とレシーバー間のスキュー除去を内蔵

柔軟な構成と制御

- 動的再構成ポート(DRP)のサポート
- トランザクション フィルタリング、ASPM
- PCIe® 対応の高速構成 (100 ms 電源投入時)

高性能アプリケーション機能


- AXI4 ストリーミング TLP ストラドル、RX 完了ヘッダー クレジット、トランザクション順序の簡素化、ATS メッセージング、アトミック演算のサポート

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

PCIe のためのシステム レベル アーキテクチャ

ルートコンプレックス

- プロセッサへのブリッジ、および IO コンポーネント間のブリッジ: PCIe® 階層、システム RAM、その他のペリフェラル
- ルート ポートを介した PCIe 階層との通信



PCIe リンク

- 効率的なコミュニケーションとスケーラビリティの促進

スイッチ

- ダウンストリームの PCIe ポートに接続するデバイス数を増やす
- アップストリーム/ダウンストリーム スイッチ ポートは、RP ポートも EP ポートでも相互に交換できません

エンドポイント

- トランザクションの完了者または要求者
- PCIe 階層と接続するエンドポイント ポート

ルート ポート
エンドポイント ポート
US アップストリーム スイッチ ポート
DS ダウンストリーム スイッチ ポート
PCIe® リンク

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

タンデム構成

PCIe® 仕様要件

PCIe コアの応答時間 120 ミリ秒

- 電源投入後少なくとも100 msはリセット状態のまま
- デバイスは、基本リセットの解放から 20 ミリ秒後に検出状態に入る必要があります (リンクトレーニングの準備が整います)

当社のソリューション:タンデム構成

構成を 2 段階に分割 (タンデム)

- PCIe インターフェイスとクロックの設定
- デバイスの残りの部分の構成

バリエーション

- タンデム PROM
- タンデム PCIe
- フィールド アップデート機能付き PCIe

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

タンデム ソリューションの詳細

タンデム PROM

タンデム PCIe®

フィールド アップデート機能付き PCIe

- ビットストリームを 2つの異なる部分に分割
- どちらのパーツもローカル コンフィギュレーション メモリからロードされます
- ステージ 1 ビットストリームは、迅速なリンクアップのために PCIe 部分を構成します
- ステージ 2 のビットストリームは、同じメモリから自動的にロードされ、FPGA の残りの部分が設定されます
- 結果のビットストリーム ファイルはモノリシックであり、両方のステージを含む 1つのファイルです

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

タンデム ソリューションの詳細

タンデム PROM

タンデム PCIe®

フィールド アップデート機能付き PCIe

- 2段階の構成プロセス
- ビットストリームの生成中に、2 つの別々のビットストリーム ファイルが生成されます
- PROM からステージ 1 ビットストリームをロードし、必要な PCIe 動作セルのみを構成
- その後、ステージ 2 のビットストリーム (ユーザー アプリケーション) が PCIe リンク経由で送信され、メディア アクセス コンフィギュレーション ポート (MCAP) を使用して FPGA の残りの部分が設定されます
- PCIe 設定時間の短縮
- ステージ 1 のみがフラッシュに常駐するため、フラッシュ メモリ ストレージ要件を削減

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

タンデム ソリューションの詳細

タンデム PROM

タンデム PCIe®

フィールド アップデート機能付き PCIe

- UltraScale+ ™ デバイス向けの Tandem PCIe 構成と Dynamic Function eXchange (DFX) の組み合わせ
- リンクのダウンタイムなしで、PCIe 経由で高速な構成と動的なユーザー アプリケーション変更が可能
- デバイスの初期セットアップ (PCIe コア、I/O、クロック管理) 用のステージ 1 ビットストリーム、フラッシュでビットストリーム ロック可能
- 事前定義された再構成可能領域のステージ 2 ビットストリーム更新用の DFX により、新機能用のユーザー アプリケーションの動的リロードが可能
- 再構成可能なステージ 2 手法
  - 高度な DFX 方式により、交換可能なステージ 2 の部分的なビットストリームを提供し、アクティブな PCIe リンクを介してアプリケーションをオンザフライでロード可能

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Spartan UltraScale+ FPGA 向けの PCIe 設計アプローチ

Spartan™ UltraScale+ ™ FPGA: コスト重視の低消費電力 PCIe® アプリケーションに最適

効率を最大化し、オーバーヘッドを最小限に抑えるために推奨される AMD 設計戦略:

PCIE ブロックへの直接設計	アプリケーションに合わせた最小限のカスタム実装
AMD アダプティブ コンピューティング パートナー ソリューション	AMD アダプティブ コンピューティング パートナーからのコンパクトで検証済みの IP
Vivado™ IP カタログの汎用ソフト IP	柔軟な Vivado IP でスケーラブルな PCIe データ転送を実現

パフォーマンス、統合の労力、スケーラビリティのトレードオフのバランスを取る

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

PCIE ブロックへの直接設計

- 直接使用される統合**PCIE4CEブロック**
- **固定機能設計** (Gen3 x1 エンドポイントなど) に最適
- 必須機能のみを構成: リンク幅、速度、BAR、割り込み
- **利点:**
  - リソース使用量と電力の最小化
  - 無駄のない効率的なインプリメンテーション
  - PCIe® の動作を完全に制御
  - レイテンシが重視されるアプリやリソースに制約のあるアプリに最適
- **アーキテクチャ:** PCIe プロトコル スタック + AXI4-Stream インターフェイス




*** 詳細については、「リソース」セクションの「UltraScale+ ™ Devices Integrated Block for PCI Express製品ガイド」(PG213)を参照してください*

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

AMD アダプティブ コンピューティング パートナー ソリューション

- **AMD パートナーから提供された検証済みの PCIe IP コア**とリファレンス デザイン
- Spartan™ UltraScale+ ™ デバイス向けの統合 PCIe™ ブロックをベースに構築
- リソースを効率的に使用して高いパフォーマンスを発揮
- **エンベデッド、産業、エッジ アプリケーション**に最適 (堅牢な PCIe-to-AXI ブリッジ機能は維持)
- **利点:**
  - 開発労力を削減
  - 実証済みの互換性、ドキュメント、サポート
  - 軽量ブリッジ/制御 IP と統合された PCIE4CE ブロック
  - メモリやペリフェラルへのシームレスな AXI データ インターフェイス




** *詳細については、「リソース」セクションにある AMD アダプティブ コンピューティング パートナー プログラムおよび関連 IP 資料を参照してください*

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Vivado IP カタログの汎用ソフト IP

- ブリッジ モードで使用される PCIe DMA/ブリッジ サブシステム
- PCIe トランザクションを AXI メモリ マップ アクセスに変換
- AXI ペリフェラルにシンプルな PCIe® アクセスが必要なアプリケーションに最適
- エンドポイントおよびルート ポート構成のサポート
  - UltraScale+ ™ デバイスでのみ利用可能
- スケーラブルな設計、プロトタイピング、制御/構成インターフェイスに最適
- **アーキテクチャ:** PCIE4CE ブロック → ブリッジ IP → AXI サブシステム



注: PCIe DMA/ブリッジ サブシステムのブリッジ モードは、Spartan™ UltraScale+ デバイスのリソースと統合の目標に基づいて、QDMA よりも適切な選択となります

*** 詳細については、「参考文献」セクションの『DMA/Bridge Subsystem for PCI Express Product Guide』(PG195) を参照してください。*

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する



Q Spartan™ UltraScale+ ™ デバイスに搭載されている、PCIe 統合サポート機能はどれですか®。

- ○ PCIE4
- ○ PCIE4C
- ○ PCIE4CE
- ○ PCIE5

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する

Q Spartan™ UltraScale+ ™ FPGA で統合ハード ブロックを使用する場合の PCIe® の 3 つの設計アプローチは何ですか?

- ブロック、パートナー IP ソリューション、または Vivado™ IP カタログのソフト IP のブリッジ用設計
- Vivado IP カタログの XDMA、QDMA、または CDMA ソリューション
- エンドポイント、ルート ポート、またはスイッチ ポート
- CXL®、CCIX、または InfiniBand

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

まとめ

01 Spartan™ UltraScale+ ™ デバイスには、高性能かつ高度な仮想化機能を実現するよう設計された Gen4 準拠の PCIe® ソリューションである PCIE4CE 統合ブロックが組み込まれています

02 PCIE4、PCIE4C、および PCIE4CE ブロックは、UltraScale+ アーキテクチャ内で差別化された PCIe 統合ソリューションであり、主に Gen4 準拠とターゲット デバイス ファミリが異なります

03 AMD は、Spartan UltraScale+ FPGA の PCIE4CE ブロックを使用して、ブロックへの直接設計、パートナー IP ソリューション、Vivado™ IP カタログの汎用ブリッジ ソフト IP など、多様な設計アプローチを可能にします

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

免責条項および権利帰属

ここに記載されている情報は、情報提供のみを目的としており、事前通知なしで変更される場合があります。この資料の作成時には確認を重ねているものの、技術的な誤りや欠落、誤記などが含まれる可能性があり、AMD は当該情報の更新または修正の義務を負いません。Advanced Micro Devices, Inc. は、この資料の内容の正確性または完全性に関していかなる表明または保証も行わず、ここに記載される AMD ハードウェア、ソフトウェア、その他の製品の操作または使用に関して、非侵害、商品性、特定の目的への適合性の黙示的な保証を含め、いかなる種類の責任も一切負わないものとします。この資料は、黙示的あるいは禁反言で生じるものを含め、いかなる知的財産権へのライセンス付与を行うものではありません。AMD 製品の購入または使用に適用される条件および制限は、当事者間で締結された契約または AMD 標準売買条件に規定されているとおりです。GD-18。

©2026 Advanced Micro Devices, Inc.All rights reserved. AMD、AMD Arrow ロゴ、Artix、Kintex、Spartan、UltraScale、UltraScale+、Virtex、Vivado、Zynq およびそれらの組み合わせは、Advanced Micro Devices, Inc. の商標です。CXL は、Compute Express Link Consortium, Inc. の商標です。PCI Express および PCIe は、PCI-SIG Corporation の登録商標です。本ドキュメントに使用されるその他の商品名は情報提供のみを目的としており、各所有者の商標である可能性があります。一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。

© 2026 Advanced Micro Devices, Inc.


AMD